KAUNTER FREKUENSI CMOS: 3 Langkah

2024 Pengarang: John Day | [email protected]. Diubah suai terakhir: 2024-01-30 11:06

Ini panduan dengan PDF yang disertakan dan foto bagaimana saya merancang kaunter Frekuensi saya sendiri untuk berseronok kerana logik diskrit. Saya tidak akan menerangkan secara terperinci mengenai bagaimana saya membuat babi litar atau cara memasangnya, tetapi skema dibuat dalam KICAD yang merupakan perisian percuma yang membolehkan anda membuat projek anda pada PCB kelas profesional. jangan ragu untuk menyalin atau menggunakan maklumat ini sebagai panduan rujukan. ini adalah latihan pembelajaran yang baik, saya merasa perjalanan yang menarik dan sakit kepala yang mutlak pada masa yang sama tetapi projek ini menggunakan banyak kemahiran yang dipelajari dalam kursus reka bentuk digital asas. ini mungkin semua boleh dilakukan dengan satu pengawal mikro dan beberapa bahagian luaran. tapi apa yang menyeronokkan dalam haha!

Langkah 1: Merancang Kaunter Frekuensi Menggunakan Cip Logik CMOS Diskrit

Oleh itu, sebagai pengenalan, saya merancang, memasang kabel, dan menguji litar ini. Saya melakukan sebahagian besar kerja di NI multisim dan menggunakan simulasi untuk merancang sebahagian besar modul. setelah menguji dalam multisim, saya kemudian membina litar ujian secara berasingan ke papan roti, ini adalah untuk memastikan setiap bahagian berfungsi dengan betul, ini adalah sakit kepala yang nyata dan saya mengambil masa hampir seminggu untuk menjalankan versi pertama yang lengkap. Pada langkah seterusnya saya akan memasukkan BOM (Bill of material) dan gambarajah blok reka bentuk dan kemudian membincangkan secara terperinci bagaimana ia disusun. Saya tidak menggunakan skema untuk membuat ini, saya hanya membaca lembaran data untuk chipset dan menjalankan simulasi dan menguji setiap cip untuk fungsi yang betul. Projek ini mempunyai 4 konsep utama yang semuanya disatukan dalam perhimpunan terakhir yang akan digariskan dalam gambarajah blok. Saya menggunakan blok ini untuk menerangkan bagaimana semuanya akan disusun dan dirancang.

1. Modul masa Litar pengayun Pierce dengan xtal (kristal) berayun pada 37.788 kHz dimasukkan ke dalam CD4060B (riak 14 tahap membawa pembilang binari dan pembahagi frekuensi), ini menghasilkan isyarat 2Hz. Isyarat itu kemudian dihantar ke flip flop JK yang dikonfigurasi untuk mod togol. Ini akan mengurangkannya separuh hingga gelombang 1Hz persegi. isyarat kemudian dihantar ke satu lagi flip flop JK dan dibahagikan kepada 0.5Hz (1 saat pada 1 saat mati). ini akan menjadi asas masa yang tepat untuk mengatur jam pengaktifan kita untuk "mengiris" sampel satu detik dari frekuensi masuk. Ini pada dasarnya adalah potongan denyutan yang perlu dikira selama satu saat.
2. Pembilang dekad segerak Mereka adalah dua konsep utama untuk memahami bagaimana frekuensi masuk dikira. Isyarat masuk mestilah gelombang persegi, dan juga sesuai dengan tahap logik cip. Saya menggunakan generator fungsi di bangku makmal saya tetapi satu boleh dibina dengan pemasa 555 dan flip flop JK atau D yang dikonfigurasi sebagai pembahagi frekuensi. konsep kedua menggunakan isyarat 0.5Hz untuk membolehkan nadi yang diukur keluar dari pintu AND untuk selang satu saat. dan menyekatnya apabila masuk logik RENDAH. nadi ini keluar dari pintu AND dan memasuki kaunter dekad pada jam selari. pembilang berfungsi sebagai pembilang segerak dan menggunakan fungsi pelaksanaan dan fungsi yang dijelaskan dalam Lembaran data untuk CD4029.
3. Reset Litar perlu diset semula setiap 2 saat untuk mengambil sampel frekuensi dan tidak mendapat bacaan gabungan pada paparan. kami mahu ia menetapkan semula pembilang ke sifar sebelum potongan seterusnya masuk atau ia akan menambah nilai sebelumnya. yang tidak begitu menarik! kami melakukan ini Dengan menggunakan D flip flop yang dikabelkan untuk memberi makan semula dan kami menggegarkan isyarat 0.5 Hz ke dalam jam yang dikeluarkan ke dalam set Pra membolehkan pin kaunter dekad. ini menjadikan semua pembilang menjadi sifar selama dua saat dan kemudian menjadi tinggi selama 2 saat. mudah tetapi berkesan, ini juga tidak dapat dilakukan dengan flip flop JK tetapi saya ingin menunjukkan dua cara untuk melakukan perkara yang sama. Ini semua untuk keseronokan dan pembelajaran kendiri, jadi jangan menyimpang!
4. SEGMEN LED Bahagian terbaik disimpan untuk akhir! paparan segmen Classic 7 dan cip pemacu saya sangat disyorkan untuk merancangnya di sekitar lembaran data paparan segmen 7 dan cip pemacu. Anda perlu memerhatikan perbezaan antara katod atau anod biasa. cip yang saya gunakan perlu tinggi atau rendah bergantung pada LED yang anda pilih untuk digunakan dan sebagai amalan yang baik 220 ohm perintang digunakan untuk mengehadkan arus terdapat beberapa kelenturan, yang terbaik adalah selalu merujuk kepada lembaran data pintar jawapan semua terletak di lembaran Data. Sekiranya ragu-ragu bacalah seberapa banyak yang anda boleh.

Langkah 2: Gambarajah Blok

Bahagian seterusnya Ini hanyalah gambarajah gambarajah Blok. Adalah idea yang baik untuk melihat ini semasa anda merancang sesuatu untuk memotong masalah menjadi beberapa bahagian.

Langkah 3: Pangkalan Masa dan Skematik

o-lingkup menunjukkan bagaimana output harus dilihat berbanding dengan pangkalan masa.

Litar ini menggunakan cd 4060 berwayar seperti yang ditunjukkan dalam gambar merujuk kepada PDF untuk gambar penuh

cip yang digunakan dalam litar ini adalah

• 3X CD4029
• 1X CD4081
• 1X CD4013
• 1X CD4060
• 1X CD4027
• 3X CD4543
• 21 X 220 ohm RESISTOR
• 3 X 7 TAMPILAN LED SEGEMNT
• 37.788 KHZ KRISTAL
• 330K OHM RESISTOR
• RESISTOR 15M OHM
• RANGKAIAN RESITOR PIN 18x 10K 8 (DISARANKAN)
• BANYAK Kawat HOOKUP JIKA MENGGUNAKAN PAPAN BREAD
• DEWAN BANYAK BANYAK

PERALATAN YANG DISARANKAN

• BEKALAN KUASA BENCH
• O-SKOP
• GENERATOR FUNGSI
• MULTI-METER
• PEMAIN

PERISIAN REKA BENTUK YANG DISARANKAN

• KICAD
• NImultisim