Perisai Lembaga Pembangunan Mojo FPGA: 3 Langkah

2024 Pengarang: John Day | [email protected]. Diubah suai terakhir: 2024-01-30 11:08

Sambungkan papan pengembangan Mojo anda ke input luaran dengan perisai ini.

Apakah papan pengembangan Mojo?

Papan pengembangan Mojo adalah papan pengembangan yang berpusat di sekitar Xilinx spartan 3 FPGA. Papan dibuat oleh Alchitry. FPGA sangat berguna di mana pelbagai proses mesti dijalankan secara serentak.

Apa yang anda perlukan?

Bekalan

Lembaga pembangunan Mojo

Fail gerber

Perintang 8 x 15k ohm (pilihan *)

Perintang 4 x 470 ohm

Perintang 4 x 560 ohm

Paparan 4 segmen CC 7 x

LED 4 x 3mm

4 x suis taktik SPDT

1 x 4 kedudukan permukaan suis DIP

Tajuk 2 x 25 x 2 atau 4 x 25

Kepala kotak 1x 2 x 5 pin

Besi pematerian

Pateri

Selsema

* (jika perintang ini dihilangkan pullup / pulldown dalaman mesti diaktifkan untuk pin yang berkaitan)

Langkah 1: Muat naik Gerber ke Pcb Manufacturer Pilihan Anda

Untuk papan saya, saya memesan dari JLC PCB.

Satu-satunya perubahan yang saya buat adalah warna yang saya mahu sepadan dengan warna hitam Mojo.

Langkah 2: Perhimpunan Dewan

Semasa memateri, saya selalu merasa berguna untuk menyolder bahagian paling rendah terlebih dahulu jadi bermula dengan perintang adalah idea yang baik.

R5, R6, R7, R8, R9, R10, R11 dan R12 adalah perintang 15k ohm yang digunakan untuk menarik suis ke bawah (jika anda menggunakan pullup / pulldown dalaman abaikan ini).

R1, R2, R3, R4 adalah perintang 560 ohm yang bertanggungjawab untuk menghadkan arus melalui paparan segmen 7.

R13, R14, R15, R16 adalah 470 ohm perintang yang bertanggungjawab untuk menghadkan arus melalui 4 LED.

Selanjutnya solder suis dip, suis taktil, LED, paparan tujuh segmen dan penyambung header kotak mengikut urutan itu.

Sekarang letakkan 25 dengan 2 (atau 2 25 dengan 1) ke dalam mojo untuk meluruskan pin. Sejajarkan perisai dengan pin dan pateri di tempatnya.

Langkah 3: Persediaan Perisian

Untuk perisian yang merujuk ke laman web Alchitry akan memberitahu anda apa yang anda perlukan untuk memulakan dan memasang Xilinx ISE. Walau bagaimanapun menukar fail.ucf sehingga tahu pin apa yang disambungkan ke yang penting untuk menjalankan program anda.

Berikut adalah fail.ucf yang saya gunakan dengan perisai:

CONFIG VCCAUX = 3.3;

BERSIH "clk" TNM_NET = clk; TIMESPEC TS_clk = TEMPOH "clk" 50 MHz TINGGI 50%; BERSIH "clk" LOC = P56 | IOSTANDARD = LVTTL; BERSIH "rst_n" LOC = P38 | IOSTANDARD = LVTTL; BERSIH "cclk" LOC = P70 | IOSTANDARD = LVTTL; BERSIH "spi_mosi" LOC = P44 | IOSTANDARD = LVTTL; BERSIH "spi_miso" LOC = P45 | IOSTANDARD = LVTTL; BERSIH "spi_ss" LOC = P48 | IOSTANDARD = LVTTL; BERSIH "spi_sck" LOC = P43 | IOSTANDARD = LVTTL; BERSIH "spi_channel" LOC = P46 | IOSTANDARD = LVTTL; BERSIH "spi_channel" LOC = P61 | IOSTANDARD = LVTTL; BERSIH "spi_channel" LOC = P62 | IOSTANDARD = LVTTL; BERSIH "spi_channel" LOC = P65 | IOSTANDARD = LVTTL; BERSIH "avr_tx" LOC = P55 | IOSTANDARD = LVTTL; BERSIH "avr_rx" LOC = P59 | IOSTANDARD = LVTTL; BERSIH "avr_rx_busy" LOC = P39 | IOSTANDARD = LVTTL; BERSIH "Q [0]" LOC = P26 | IOSTANDARD = LVTTL; BERSIH "Q [1]" LOC = P23 | IOSTANDARD = LVTTL; BERSIH "Q [2]" LOC = P21 | IOSTANDARD = LVTTL; BERSIH "Q [3]" LOC = P16 | IOSTANDARD = LVTTL; BERSIH "S [0]" LOC = P7 | IOSTANDARD = LVTTL; BERSIH "S [1]" LOC = P9 | IOSTANDARD = LVTTL; BERSIH "S [2]" LOC = P11 | IOSTANDARD = LVTTL; BERSIH "S [3]" LOC = P14 | IOSTANDARD = LVTTL; BERSIH "pb [1]" LOC = P30 | IOSTANDARD = LVTTL; BERSIH "pb [2]" LOC = P27 | IOSTANDARD = LVTTL; BERSIH "pb [3]" LOC = P24 | IOSTANDARD = LVTTL; BERSIH "pb [4]" LOC = P22 | IOSTANDARD = LVTTL; BERSIH "sevsega [0]" LOC = P57 | IOSTANDARD = LVTTL; BERSIH "sevsegb [0]" LOC = P58 | IOSTANDARD = LVTTL; BERSIH "sevsegc [0]" LOC = P66 | IOSTANDARD = LVTTL; BERSIH "sevsegd [0]" LOC = P67 | IOSTANDARD = LVTTL; BERSIH "sevsege [0]" LOC = P74 | IOSTANDARD = LVTTL; BERSIH "sevsegf [0]" LOC = P75 | IOSTANDARD = LVTTL; BERSIH "sevsegg [0]" LOC = P78 | IOSTANDARD = LVTTL; BERSIH "sevsegdp [0]" LOC = P80 | IOSTANDARD = LVTTL; BERSIH "sevsega [1]" LOC = P82 | IOSTANDARD = LVTTL; BERSIH "sevsegb [1]" LOC = P83 | IOSTANDARD = LVTTL; BERSIH "sevsegc [1]" LOC = P84 | IOSTANDARD = LVTTL; BERSIH "sevsegd [1]" LOC = P85 | IOSTANDARD = LVTTL; BERSIH "sevsege [1]" LOC = P87 | IOSTANDARD = LVTTL; BERSIH "sevsegf [1]" LOC = P88 | IOSTANDARD = LVTTL; BERSIH "sevsegg [1]" LOC = P92 | IOSTANDARD = LVTTL; BERSIH "sevsegdp [1]" LOC = P94 | IOSTANDARD = LVTTL; BERSIH "sevsega [2]" LOC = P97 | IOSTANDARD = LVTTL; BERSIH "sevsegb [2]" LOC = P98 | IOSTANDARD = LVTTL; BERSIH "sevsegc [2]" LOC = P99 | IOSTANDARD = LVTTL; BERSIH "sevsegd [2]" LOC = P100 | IOSTANDARD = LVTTL; BERSIH "sevsege [2]" LOC = P101 | IOSTANDARD = LVTTL; BERSIH "sevsegf [2]" LOC = P102 | IOSTANDARD = LVTTL; BERSIH "sevsegg [2]" LOC = P104 | IOSTANDARD = LVTTL; BERSIH "sevsegdp [2]" LOC = P111 | IOSTANDARD = LVTTL; BERSIH "sevsega [3]" LOC = P114 | IOSTANDARD = LVTTL; BERSIH "sevsegb [3]" LOC = P115 | IOSTANDARD = LVTTL; BERSIH "sevsegc [3]" LOC = P116 | IOSTANDARD = LVTTL; BERSIH "sevsegd [3]" LOC = P117 | IOSTANDARD = LVTTL; BERSIH "sevsege [3]" LOC = P118 | IOSTANDARD = LVTTL; BERSIH "sevsegf [3]" LOC = P119 | IOSTANDARD = LVTTL; BERSIH "sevsegg [3]" LOC = P1120 | IOSTANDARD = LVTTL; BERSIH "sevsegdp [3]" LOC = P121 | IOSTANDARD = LVTTL;

Ingatlah jika anda belum memasang perintang pulldown untuk mengedit pin di.ucf dengan

| TARIK KE BAWAH; o

| PENULISAN;

Sekiranya anda ingin menggunakan blok untuk apa sahaja sambungannya adalah seperti berikut. Kiri menjadi nombor pin blok dan kanan menjadi nombor pin mojo yang harus anda tetapkan dalam.ucf anda:

pin 1 = 29

pin 2 = 51

pin 3 = 32

pin 4 = 41

pin 5 = 34

pin 6 = 35

pin 7 = 40

pin 8 = 33

pin 9 = GND

pin 10 = + V