Cara Membuat Rasa ADC Semasa: 5 Langkah

2024 Pengarang: John Day | [email protected]. Diubah suai terakhir: 2024-01-30 11:08

Dalam Instructable ini kita akan menerangkan bagaimana melaksanakan penukar analog-ke-digital 8-bit (ADC) dalam SLG46855V yang dapat merasakan arus beban dan antara muka dengan MCU melalui I2C. Reka bentuk ini dapat digunakan untuk berbagai aplikasi penginderaan saat ini seperti ammeters, sistem pengesanan kesalahan, dan alat pengukur bahan bakar.

Di bawah ini kami menerangkan langkah-langkah yang diperlukan untuk memahami bagaimana penyelesaian telah diprogramkan untuk mewujudkan akal semasa ADC. Namun, jika anda hanya ingin mendapatkan hasil pengaturcaraan, muat turun perisian GreenPAK untuk melihat Fail Reka Bentuk GreenPAK yang sudah siap. Pasang Kit Pembangunan GreenPAK ke komputer anda dan tekan program untuk mewujudkan rasa semasa ADC.

Langkah 1: Senibina ADC

ADC pada dasarnya terdiri daripada perbandingan analog dan Digital-to-Analog Converter (DAC). Pembanding merasakan voltan masukan berbanding voltan keluaran DAC, dan seterusnya mengawal sama ada untuk menambah atau menurunkan kod input DAC, sehingga output DAC beralih ke voltan input. Kod input DAC yang dihasilkan menjadi kod output digital ADC.

Dalam pelaksanaan kami, kami membuat DAC menggunakan rangkaian resistor terkawal modulasi lebar pulsa (PWM). Kita boleh membuat output PWM yang dikawal secara digital dengan tepat menggunakan GreenPAK. PWM apabila ditapis menjadi voltan analog kami dan dengan itu berfungsi sebagai DAC yang berkesan. Kelebihan yang berbeza dari pendekatan ini adalah dengan mudah menetapkan voltan yang sepadan dengan kod sifar dan skala penuh (setara dan diimbangi) dengan hanya menyesuaikan nilai perintang. Sebagai contoh, pengguna ingin membaca kod sifar dengan ideal dari sensor suhu tanpa arus (0 µA) yang sepadan dengan 4.3 V, dan kod skala penuh pada 1000 µA sepadan dengan 3.9 V (Jadual 1). Ini mudah dilaksanakan dengan hanya menetapkan beberapa nilai perintang. Dengan julat ADC yang sesuai dengan jarak minat sensor, kami menggunakan resolusi ADC dengan sebaik-baiknya.

Pertimbangan reka bentuk untuk seni bina ini adalah bahawa frekuensi PWM dalaman perlu jauh lebih cepat daripada kadar kemas kini ADC untuk mengelakkan tingkah laku gelung kawalannya yang lemah. Sekurang-kurangnya ia harus lebih lama daripada jam kaunter data ADC dibahagi dengan 256. Dalam reka bentuk ini, tempoh kemas kini ADC ditetapkan ke 1.3312 ms.

Langkah 2: Litar Dalaman

ADC yang fleksibel berdasarkan reka bentuk yang disajikan dalam Dialog Semiconductor AN-1177. Kelajuan jam dinaikkan dari 1 MHz menjadi 12.5 MHz untuk membuat jam kaunter ADC kerana SLG46855 mempunyai jam 25 MHz yang tersedia. Ini membolehkan kadar kemas kini jauh lebih pantas untuk resolusi sampel yang lebih baik. Jam LUT jam data ADC diubah sehingga akan melewati isyarat 12.5 MHz ketika PWM DFF rendah.

Langkah 3: Litar Luaran

Rangkaian perintang dan kapasitor luaran digunakan untuk menukar PWM menjadi voltan analog seperti yang ditunjukkan dalam skema litar pada Gambar 1. Nilai dikira untuk resolusi maksimum untuk arus maksimum yang dirasakan oleh peranti. Untuk mencapai fleksibiliti ini, kami menambah perintang R1 dan R2 selari dengan VDD dan ground. Pembahagi perintang membahagikan VBAT ke sisi rendah julat voltan. Nisbah pembahagi untuk jangkaan minimum VBAT dapat diselesaikan dengan menggunakan persamaan 1.

Langkah 4: Arahan Baca I2C

Jadual 1 menerangkan struktur arahan I2C untuk membaca semula data yang disimpan di CNT0. Perintah I2C memerlukan bit permulaan, bait kawalan, alamat perkataan, bit baca, dan bit berhenti.

Contoh arahan I2C untuk membaca semula nilai yang dikira CNT0 ditulis di bawah:

[0x10 0xA5] [0x11 R]

Nilai dikira yang dibaca semula adalah nilai kod ADC. Sebagai contoh, kod Arduino dimasukkan ke dalam fail ZIP nota aplikasi ini di laman web Dialog.

Langkah 5: Hasil

Untuk menguji ketepatan reka bentuk akal semasa ADC, nilai yang diukur pada arus beban tertentu dan tahap VDD dibandingkan dengan nilai teori. Nilai ADC teori dikira dengan persamaan 2.

ILOAD yang berkorelasi dengan nilai ADC dijumpai dengan persamaan 3.

Untuk hasil berikut, saya menggunakan nilai komponen ini ditunjukkan dalam Jadual 3.

Resolusi nilai ADC ke penukaran ILOAD dapat dikira dengan menggunakan persamaan 3 dengan nilai yang diukur dalam Jadual 2 dan nilai ADC ditetapkan ke 1. Dengan VBAT 3.9 V, resolusi adalah 4.96 µA / div.

Untuk mengoptimumkan litar deria arus ADC ke tahap VDD minimum 3.6 V dengan arus maksimum 1100 µA dan perintang deria 381 Ω, pekali pembahagi ideal adalah 0.884, berdasarkan persamaan 1. Dengan nilai yang diberikan dalam Jadual 2, pembahagi sebenar mempunyai pekali pembahagi 0.876. Oleh kerana ini sedikit lebih sedikit, ia akan memungkinkan julat arus beban yang sedikit lebih besar sehingga nilai ADC hampir dengan julat penuh tetapi tidak akan melimpah. Nilai pembahagi sebenar dikira dengan persamaan 4.

Di atas (Gambar 2-6, Jadual 4-6) adalah ukuran litar yang diambil pada tiga tahap voltan: 4.3 V, 3.9 V, dan 3.6 V. Setiap aras memaparkan grafik yang menunjukkan perbezaan antara nilai ADC yang diukur dan teoritis. Nilai teori dibundarkan ke bilangan bulat terdekat. Terdapat grafik ringkasan untuk membandingkan perbezaan pada tahap tiga voltan. Selepas itu terdapat grafik yang menunjukkan hubungan antara nilai ADC teoritis dan arus beban pada tahap voltan yang berbeza.

Kesimpulannya

Peranti ini diuji pada tiga tahap voltan: 3.6 V, 3.9 V, dan 4.3 V. Julat voltan ini memodelkan bateri ion lithium penuh yang habis ke tahap nominalnya. Dari tiga tahap voltan, diperhatikan bahawa peranti biasanya lebih tepat pada 3.9 V untuk litar luaran yang dipilih. Perbezaan antara nilai ADC yang diukur dan teoritis hanya 1 nilai perpuluhan pada arus beban 700 - 1000 µA. Pada julat voltan yang diberikan, nilai ADC yang diukur adalah 3 titik perpuluhan di atas keadaan nominal pada keadaan terburuk. Penyesuaian lebih lanjut pada pembahagi resistor dapat dilakukan untuk mengoptimumkan tahap voltan VDD yang berbeza.